Il corso affronta il progetto di reti combinatorie introducendo la sintesi combinatoria, la minimizzazione esatta tramite Quine-McCluskey per funzioni a singola e più uscite, e cenni alla sintesi euristica e multilivello. Si studiano le architetture ROM, PAL e PLA e la loro sintesi. La parte di aritmetica del calcolatore analizza la rappresentazione e le operazioni in virgola fissa e mobile, con architetture di sommatori e moltiplicatori. Successivamente si passa alle reti sequenziali sincrone, trattando il concetto di stato, macchine sincrone e asincrone, elementi di memoria (D, RS, JK, T), il modello generale di macchina a stati finiti, la loro sintesi e la minimizzazione del numero di stati. Infine, viene introdotto il progetto automatizzato di architetture digitali, presentando il flusso di progettazione hardware e l'uso del linguaggio VHDL per la descrizione di architetture.