Architettura dell'elaboratore

Il bus di sistema è un canale di comunicazione tra i componenti del modello Von Neumann.

Il bus si divide in 3 parti logiche:

• BUS Indirizzi: ci transitano gli indirizzi di memoria dell'informazione da scambiare, è scrivibile solo dalla CPU e leggibile da tutti gli altri.
• BUS Dati: bus di informazione, dove transita l'informazione (dati o istruzioni) che viene scambiata.
• BUS Di controllo: è un insieme di linee ciascuna delle quali ha un significato diverso, che servono a coordinare lo scambio vero e proprio del bus.

Può essere visto come una tabella dove ogni cella (individuata da un indirizzo) contiene una parola. In base ai dati ricevuti dal bus indirizzi verrà attivata una riga/cella, che verrà messa a disposizione sul bus dati in caso di lettura, in caso di scrittura viene sovrascritto.

Inoltre, in base al numero di bit disponibile nel bus indirizzi si può derivare lo spazio di memoria indirizzabile.

Se consideriamo il come il bit di indirizzo e come dimensione della parola (dimensione del bus dati), allora possiamo definire:

La CPU è il componente col compito di eseguire le istruzioni, al suo interno contiene l'unità di controllo, l'unità aritmetico-logica e una serie di registri.

Esiste un segnale di Clock nel BUS controllo che scandisce tutte le operazioni, sia del processore che in tutti i dati.

Se un istruzione non è perfettamente sincrona sono necessari dei registri per mantenere l'interfaccia stabile con i bus esterni.

Per esempio tra il collegamento tra la CPU e il BUS Indirizzi c'è il Memory Address Register (MAR). Quando ci interfacciamo col BUS Dati esiste il Memory Data Register (MDR). Questo sarà vero per tutti i dispositivi. Per quanto riguarda il BUS Controllo non è necessaria un interfaccia.

All'interno della CPU esiste un BUS interno per scambiare dati, e quindi si ha bisogno di registri per contenere i valori temporanei per l'elaborazione, dato che una volta letti i dati dalla memoria vanno memorizzati temporaneamente dentro il processore. Questi sono detti Register File. Il register file costituisce la memoria più vicina al processore.

Esiste anche un Instruction Register, che contiene una copia dell'istruzione che si sta eseguendo.

Il registro Program Counter (PC), contiene l'indirizzo della prossima istruzione da eseguirsi.

Il registro Processor Status Word (PSW) tiene traccia dello stato del processore.

Questo componente esegue operazioni logiche e aritmetiche.
Ha due ingressi, un selettore di operazione e un risultato.
Ha inoltre un ingresso per il clock, e un ulteriore uscita che è un insieme di bit che ci dice come è andata l'operazione (overflow, riporto, ...).

Questa è la parte che è progettata per ricevere il segnale di clock, e sulla base del segnale leggere la prossima istruzione da eseguire, carica l'istruzione nel MDR e poi nell'IR.
Poi l'istruzione va interpretata ed eseguita, decodificando quindi il contenuto dell'IR.
Il PC viene incrementato e poi si ricomincia il ciclo.
Questo ciclo viene detto FETCH-DECODE-EXECUTE.

Quando si termina l'esecuzione si sta eseguendo l'istruzione di halt. E quindi quando si progetta la propria CPU, si definisce l'insieme dell'istruzione che può eseguire. Quindi l'insieme di istruzioni è detto architettura.